本申請(qǐng)涉及現(xiàn)代數(shù)字信號(hào)處理，提供一種多相數(shù)字正交混頻及系統(tǒng)。
背景技術(shù)：
1、隨著現(xiàn)代超外差接收機(jī)的發(fā)展，中頻信號(hào)的頻率越來越高，帶寬也越來越大，在這種情況下，對(duì)中頻信號(hào)進(jìn)行多相數(shù)字正交混頻已經(jīng)成為目前業(yè)界的普遍方案，如圖1所示，為現(xiàn)有的多相數(shù)字正交混頻方案，進(jìn)而，根據(jù)該圖1可知，現(xiàn)有的多相數(shù)字正交混頻方案存在以下缺陷：（1）由于在計(jì)算每一個(gè)子i、q信號(hào)時(shí)都需要一個(gè)dds核和兩個(gè)乘法器，完成整個(gè)數(shù)字正交混頻處理共需要n個(gè)dds核和2n個(gè)乘法器（n為子中頻信號(hào)的個(gè)數(shù)），因此，若一個(gè)接收機(jī)中頻信號(hào)頻率很高、帶寬很大時(shí)，勢(shì)必需要分出很多個(gè)子中頻信號(hào)，此時(shí)，資源消耗非常大，進(jìn)而導(dǎo)致功耗過大；（2）由于dds核終究是一種數(shù)字電路，其存在量化誤差，不可能精確地產(chǎn)生指定頻率和初相的子本振信號(hào)，因此，從嚴(yán)格意義上來說，采用dds核產(chǎn)生的子本振信號(hào)乘上子中頻信號(hào)而得到的子i、q信號(hào)是存在誤差的，且該誤差只能減少，并不能徹底消除。
2、因此，如何降低多相數(shù)字正交混頻方案的資源消耗、功耗和誤差成了目前亟待解決的問題。
技術(shù)實(shí)現(xiàn)思路
1、本申請(qǐng)?zhí)峁┮环N多相數(shù)字正交混頻方法及系統(tǒng)，用于解決現(xiàn)有的多相數(shù)字正交混頻方案存在的資源消耗、功耗和誤差均大的問題。
2、一方面，提供一種多相數(shù)字正交混頻方法，所述方法應(yīng)用于包含有采集模塊和fpga模塊的多相數(shù)字正交混頻系統(tǒng)中，包括：
3、針對(duì)任一個(gè)通道，通過所述fpga模塊對(duì)所述采集模塊進(jìn)行初始化配置；
4、確定所述采集模塊是否正常工作，以及所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值是否為預(yù)設(shè)比值；其中，所述預(yù)設(shè)比值為四分之三或四分之一；
5、若確定所述采集模塊正常工作，且所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值為預(yù)設(shè)比值，則通過所述fpga模塊對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)；其中，所述預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理只包括保持、置0和取反。
6、可選的，所述通過所述fpga模塊對(duì)所述采集模塊進(jìn)行初始化配置的步驟，包括：
7、通過所述fpga模塊的采集模塊控制邏輯，對(duì)所述采集模塊的時(shí)鐘芯片和adc芯片進(jìn)行初始化配置。
8、可選的，所述通過所述fpga模塊的采集模塊控制邏輯，對(duì)所述采集模塊的時(shí)鐘芯片和adc芯片進(jìn)行初始化配置的步驟，包括：
9、通過所述采集模塊控制邏輯中的控制協(xié)議，控制所述時(shí)鐘芯片產(chǎn)生采樣時(shí)鐘；其中，所述控制協(xié)議根據(jù)使用的adc芯片確定；
10、根據(jù)所述控制協(xié)議、所述采樣時(shí)鐘以及所述任一通道的子中頻信號(hào)的中心頻率，對(duì)所述adc芯片的采樣頻率進(jìn)行初始化設(shè)置。
11、可選的，所述若確定所述采集模塊正常工作，且所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值為預(yù)設(shè)比值，則通過所述fpga模塊對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)的步驟，包括：
12、若確定所述采集模塊正常工作，且所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值為預(yù)設(shè)比值，則通過所述fpga模塊的數(shù)字正交混頻邏輯，對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)按照編號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)。
13、可選的，在確定所述采集模塊是否正常工作，以及所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值是否為預(yù)設(shè)比值之后，所述方法還包括：
14、若確定所述采集模塊未正常工作，或所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值不為預(yù)設(shè)比值，則通過所述fpga模塊對(duì)所述采集模塊進(jìn)行重配置。
15、可選的，在通過所述fpga模塊對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)之后，所述方法還包括：
16、若工作的通道改變，則通過所述fpga模塊對(duì)所述采集模塊進(jìn)行重配置。
17、可選的，所述子i信號(hào)采用如下公式（1）進(jìn)行表示：
18、（1）
19、所述子q信號(hào)采用如下公式（2）進(jìn)行表示：
20、（2）
21、其中，為第k個(gè)通道對(duì)應(yīng)的子i信號(hào)；為第k個(gè)通道對(duì)應(yīng)的子i信號(hào)；f為中頻信號(hào)的中心頻率；fc為第k個(gè)通道的數(shù)字本振信號(hào)的頻率；t為時(shí)間，為第k個(gè)子信號(hào)對(duì)應(yīng)的初始相位。
22、一方面，提供一種多相數(shù)字正交混頻系統(tǒng)，所述系統(tǒng)包括采集模塊和fpga模塊；其中，所述采集模塊用于對(duì)中頻信號(hào)進(jìn)行采集；所述fpga模塊用于負(fù)責(zé)控制所述采集模塊以及多相數(shù)字正交混頻處理。
23、可選的，所述采集模塊包括時(shí)鐘芯片和adc芯片；其中，所述時(shí)鐘芯片用于提供穩(wěn)定的采樣時(shí)鐘；所述adc芯片用于根據(jù)所述采樣時(shí)鐘，對(duì)所述中頻信號(hào)進(jìn)行采集與轉(zhuǎn)換。
24、可選的，所述fpga模塊包括采集模塊控制邏輯和數(shù)字正交混頻邏輯；其中，所述采集模塊控制邏輯用于通過控制協(xié)議對(duì)所述采集模塊內(nèi)的各芯片進(jìn)行控制，使所述采集模塊正常工作并保證輸出的中頻信號(hào)數(shù)據(jù)的中心頻率固定為所述adc芯片采樣率的四分之三或四分之一；所述數(shù)字正交混頻邏輯用于對(duì)各個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，以獲得各個(gè)子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)。
25、與現(xiàn)有技術(shù)相比，本申請(qǐng)的有益效果為：
26、在本申請(qǐng)中，針對(duì)任一個(gè)通道，首先，可以通過fpga模塊對(duì)采集模塊進(jìn)行初始化配置；然后，可以確定采集模塊是否正常工作，以及任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值是否為預(yù)設(shè)比值；其中，預(yù)設(shè)比值為四分之三或四分之一；最后，若確定采集模塊正常工作，且任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值為預(yù)設(shè)比值，則可以通過fpga模塊對(duì)任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)；其中，預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理只包括保持、置0和取反三種最簡(jiǎn)單的運(yùn)算。
27、因此，在本申請(qǐng)中，由于在原理上充分利用了三角函數(shù)特殊點(diǎn)的性質(zhì)，通過不再需要dds核，而是將乘法運(yùn)算簡(jiǎn)化為預(yù)設(shè)的保持、置0和取反三種最簡(jiǎn)單的運(yùn)算，來獲得子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)，所以，相比于現(xiàn)有技術(shù)，本申請(qǐng)具有資源消耗少、功耗低、延時(shí)低等技術(shù)優(yōu)勢(shì)，且不存在量化誤差。
1.一種多相數(shù)字正交混頻方法，其特征在于，所述方法應(yīng)用于包含有采集模塊和fpga模塊的多相數(shù)字正交混頻系統(tǒng)中，包括：
2.如權(quán)利要求1所述的方法，其特征在于，所述通過所述fpga模塊對(duì)所述采集模塊進(jìn)行初始化配置的步驟，包括：
3.如權(quán)利要求2所述的方法，其特征在于，所述通過所述fpga模塊的采集模塊控制邏輯，對(duì)所述采集模塊的時(shí)鐘芯片和adc芯片進(jìn)行初始化配置的步驟，包括：
4.如權(quán)利要求1所述的方法，其特征在于，所述若確定所述采集模塊正常工作，且所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值為預(yù)設(shè)比值，則通過所述fpga模塊對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)的步驟，包括：
5.如權(quán)利要求1所述的方法，其特征在于，在確定所述采集模塊是否正常工作，以及所述任一個(gè)通道的數(shù)字本振信號(hào)的頻率與采樣頻率的比值是否為預(yù)設(shè)比值之后，所述方法還包括：
6.如權(quán)利要求1所述的方法，其特征在于，在通過所述fpga模塊對(duì)所述任一個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，獲得所述子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)之后，所述方法還包括：
7.如權(quán)利要求1所述的方法，其特征在于，所述子i信號(hào)采用如下公式（1）進(jìn)行表示：
8.一種多相數(shù)字正交混頻系統(tǒng)，其特征在于，所述系統(tǒng)包括采集模塊和fpga模塊；其中，所述采集模塊用于對(duì)中頻信號(hào)進(jìn)行采集；所述fpga模塊用于負(fù)責(zé)控制所述采集模塊以及多相數(shù)字正交混頻處理。
9.如權(quán)利要求8所述的系統(tǒng)，其特征在于，所述采集模塊包括時(shí)鐘芯片和adc芯片；其中，所述時(shí)鐘芯片用于提供穩(wěn)定的采樣時(shí)鐘；所述adc芯片用于根據(jù)所述采樣時(shí)鐘，對(duì)所述中頻信號(hào)進(jìn)行采集與轉(zhuǎn)換。
10.如權(quán)利要求9所述的系統(tǒng)，其特征在于，所述fpga模塊包括采集模塊控制邏輯和數(shù)字正交混頻邏輯；其中，所述采集模塊控制邏輯用于通過控制協(xié)議對(duì)所述采集模塊內(nèi)的各芯片進(jìn)行控制，使所述采集模塊正常工作并保證輸出的中頻信號(hào)數(shù)據(jù)的中心頻率固定為所述adc芯片采樣率的四分之三或四分之一；所述數(shù)字正交混頻邏輯用于對(duì)各個(gè)通道對(duì)應(yīng)的子中頻信號(hào)進(jìn)行預(yù)設(shè)的多相數(shù)字正交混頻邏輯處理，以獲得各個(gè)子中頻信號(hào)對(duì)應(yīng)的子i信號(hào)和子q信號(hào)。