本發(fā)明屬于模擬集成電路，具體涉及一種支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路。
背景技術(shù)：
1、高速數(shù)據(jù)收發(fā)機(jī)是一種應(yīng)用在高速有線通信技術(shù)下的核心模塊，其主要功能是將并行數(shù)據(jù)轉(zhuǎn)換為串行數(shù)據(jù)進(jìn)行傳輸，再將串行數(shù)據(jù)還原為并行數(shù)據(jù)。自信息時(shí)代的到來(lái)以來(lái)，數(shù)據(jù)傳輸?shù)男枨笕找嬖鲩L(zhǎng)，對(duì)數(shù)據(jù)傳輸速率的要求也日益提高。
2、然而，傳統(tǒng)的數(shù)據(jù)收發(fā)裝置存在數(shù)據(jù)傳輸類(lèi)型單一、不能兼容不同的數(shù)據(jù)傳輸協(xié)議，難以滿足多種調(diào)制方式的數(shù)據(jù)傳輸需求的問(wèn)題，因此，需要提供一種能夠兼容不同數(shù)據(jù)類(lèi)型的高速數(shù)據(jù)收發(fā)電路。
技術(shù)實(shí)現(xiàn)思路
1、為了解決現(xiàn)有技術(shù)中存在的上述問(wèn)題，本發(fā)明提供了一種支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路。本發(fā)明要解決的技術(shù)問(wèn)題通過(guò)以下技術(shù)方案實(shí)現(xiàn)：
2、本發(fā)明提供了一種支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，包括：多模式調(diào)制單元、多模式解調(diào)單元、時(shí)鐘信號(hào)產(chǎn)生單元和控制單元；其中，所述多模式調(diào)制單元，用于響應(yīng)于所述控制單元產(chǎn)生的控制信號(hào)，確定所述待調(diào)制信號(hào)的調(diào)制類(lèi)型，以及響應(yīng)于所述時(shí)鐘信號(hào)產(chǎn)生單元發(fā)送的第一時(shí)鐘信號(hào)ck1，確定對(duì)應(yīng)的調(diào)制周期，以對(duì)所述待調(diào)制信號(hào)進(jìn)行調(diào)制，得到調(diào)制信號(hào)，以及響應(yīng)于所述第一控制信號(hào)，對(duì)所述調(diào)制信號(hào)進(jìn)行傳輸；所述多模式解調(diào)單元，用于獲取所述調(diào)制信號(hào)，響應(yīng)于所述控制信號(hào)，選擇對(duì)應(yīng)的參考電平信號(hào)，以與所述調(diào)制信號(hào)進(jìn)行比較，得到比較結(jié)果，以及響應(yīng)于所述時(shí)鐘信號(hào)產(chǎn)生單元發(fā)送的第二時(shí)鐘信號(hào)ck2，確定對(duì)應(yīng)的解調(diào)周期，以對(duì)所述比較結(jié)果進(jìn)行解調(diào)得到所需解調(diào)信號(hào)。
3、與現(xiàn)有技術(shù)相比，本發(fā)明的有益效果：
4、針對(duì)現(xiàn)有的數(shù)據(jù)收發(fā)裝置難以滿足多種調(diào)制方式的數(shù)據(jù)傳輸需求的問(wèn)題，本發(fā)明提供一種支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，該高速數(shù)據(jù)收發(fā)電路可集成于芯片以支持多調(diào)制類(lèi)型的數(shù)據(jù)收發(fā)，通過(guò)動(dòng)態(tài)適配多模式調(diào)制與解調(diào)機(jī)制，顯著提升數(shù)據(jù)傳輸?shù)撵`活性和環(huán)境適應(yīng)性，能夠在復(fù)雜信道條件下自動(dòng)優(yōu)化信號(hào)調(diào)制類(lèi)型與解調(diào)參考電平，有效克服傳統(tǒng)單一調(diào)制方式導(dǎo)致的頻譜效率與抗干擾能力失衡問(wèn)題；同時(shí)，基于協(xié)同控制的時(shí)鐘同步架構(gòu)，實(shí)現(xiàn)調(diào)制與解調(diào)周期的精準(zhǔn)匹配，避免時(shí)序失準(zhǔn)引起的信號(hào)畸變，在保證高速率傳輸?shù)耐瑫r(shí)降低誤碼率；此外，通過(guò)模塊化集成設(shè)計(jì)簡(jiǎn)化系統(tǒng)結(jié)構(gòu)，降低多模式切換的硬件開(kāi)銷(xiāo)與功耗，為高速通信系統(tǒng)提供高兼容性、低復(fù)雜度的解決方案。
1.一種支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，包括：多模式調(diào)制單元、多模式解調(diào)單元、時(shí)鐘信號(hào)產(chǎn)生單元和控制單元；其中，
2.根據(jù)權(quán)利要求1所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述控制信號(hào)包括：第一控制信號(hào)pam3_en和第二控制信號(hào)pam2_en；所述第一控制信號(hào)pam3_en和所述第二控制信號(hào)pam2_en均包含一個(gè)置0使能信號(hào)和一個(gè)置1使能信號(hào)；
3.根據(jù)權(quán)利要求2所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述調(diào)制信號(hào)選擇模塊包括開(kāi)關(guān)d0、開(kāi)關(guān)d1、開(kāi)關(guān)d2和開(kāi)關(guān)d3；
4.根據(jù)權(quán)利要求3所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述pam4/nrz模塊包括：第一2:1串化子模塊、第二2:1串化子模塊和第一選擇器；
5.根據(jù)權(quán)利要求4所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述選擇驅(qū)動(dòng)模塊包括：第二選擇器、第三選擇器、第四選擇器、第五選擇器、第一驅(qū)動(dòng)器、第二驅(qū)動(dòng)器、第三驅(qū)動(dòng)器和第四驅(qū)動(dòng)器；
6.根據(jù)權(quán)利要求2所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式解調(diào)單元包括：參考電平選擇模塊、比較模塊和多模式解調(diào)模塊；
7.根據(jù)權(quán)利要求6所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述參考電平選擇模塊包括：第六選擇器和第七選擇器；
8.根據(jù)權(quán)利要求7所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述比較模塊包括：第一開(kāi)關(guān)、第二開(kāi)關(guān)、第三開(kāi)關(guān)、第一比較器、第二比較器和第三比較器；
9.根據(jù)權(quán)利要求8所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式解調(diào)模塊包括：pam4解碼子模塊和pam3解碼子模塊；所述pam4解碼子模塊包括：第八選擇器；所述pam3解碼子模塊包括：第九選擇器、第十選擇器和邏輯運(yùn)算器；
10.根據(jù)權(quán)利要求1所述的支持多調(diào)制方式的高速數(shù)據(jù)收發(fā)電路，其特征在于，所述多模式調(diào)制單和所述多模式解調(diào)單元之間通過(guò)信道建立通信鏈路。