本技術涉及半導體，特別是涉及一種相變存儲器陣列的仿真驗證方法及系統(tǒng)。

背景技術：

1、隨著半導體制造技術的發(fā)展，作為數(shù)據(jù)存儲的專用芯片，相變存儲器(phasechange?memory，pcm)的數(shù)據(jù)容量飛速增長，相變存儲器陣列的電路規(guī)模愈發(fā)龐大。

2、相變存儲器陣列具有如將驅(qū)動電路提供的電信號傳遞至各個獨立的相變存儲單元，以通過相變存儲單元的電特性實現(xiàn)數(shù)據(jù)的存儲，以及通過不同的字線和位線的排列組合實現(xiàn)物理地址的譯碼等多個方面的功能。目前，通常通過模擬spice(simulationprogram?with?integrated?circuit?emphasis)仿真或模擬數(shù)字混合仿真(ams)的方式，對相變存儲器陣列的功能進行仿真驗證。然而，模擬spice仿真對每個單獨的相變存儲單元都需要進行詳細的模型描述和運算，在對大規(guī)模的存儲單元電路進行仿真時，模擬spice仿真的運算量及其龐大，一次完整的模擬spice仿真需耗費數(shù)十小時之久；而模擬數(shù)字混合仿真則是對每個單獨的相變存儲單元分別建立verilog?a模型后結合驅(qū)動電路進行仿真，一次仿真也需耗費十數(shù)小時。在大規(guī)模測試用例下，模擬spice仿真和模擬數(shù)字混合仿真均需占用大量的仿真時間與計算資源，導致產(chǎn)品的研發(fā)周期較長，研發(fā)成本較高。

3、由此，如何縮短對相變存儲器陣列進行仿真驗證所需的時間，成為需要解決的問題。

技術實現(xiàn)思路

1、基于上述問題，本技術提供了一種相變存儲器陣列的仿真驗證方法及系統(tǒng)，可以縮短對相變存儲器陣列進行仿真驗證所需的時間。

2、本技術實施例公開了如下技術方案：

3、第一方面，本技術實施例提供了一種相變存儲器陣列的仿真驗證方法，所述方法包括：

4、獲取驗證環(huán)境提供的數(shù)據(jù)存取命令；所述數(shù)據(jù)存取命令為讀命令或?qū)懨睿鰯?shù)據(jù)存取命令包括目標地址；

5、基于所述目標地址從多個核心模型中確定目標核心模型；所述核心模型以相變存儲器中預設數(shù)量的相變存儲單元為整體建模得到；

6、基于所述數(shù)據(jù)存取命令，通過驅(qū)動電路向所述目標核心模型傳遞電信號，以模擬操作所述目標地址對應的相變存儲單元；

7、向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)，以通過所述驗證環(huán)境驗證所述相變存儲器的功能。

8、可選地，所述數(shù)據(jù)存取命令為讀命令，所述向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)，以通過所述驗證環(huán)境驗證所述相變存儲器的功能，包括：

9、通過所述驅(qū)動電路向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)；

10、所述驗證環(huán)境比較所述驅(qū)動電路讀取的數(shù)據(jù)與預先記錄的所述目標核心模型對應寫命令中數(shù)據(jù)的一致性，以驗證所述相變存儲器的讀功能。

11、可選地，所述數(shù)據(jù)存取命令為寫命令，所述向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)，以通過所述驗證環(huán)境驗證所述相變存儲器的功能，包括：

12、通過所述接口向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)；

13、所述驗證環(huán)境比較所述目標核心模型中所存儲數(shù)據(jù)與所述寫命令中數(shù)據(jù)的一致性，以驗證所述相變存儲器的寫功能。

14、可選地，所述基于所述目標地址從多個所述核心模型中確定目標核心模型，包括：

15、基于所述目標地址，利用位圖算法得到字線索引和位線索引；

16、基于所述字線索引和位線索引，利用分塊偏移算法從多個所述核心模型中確定目標核心模型。

17、可選地，所述基于所述字線索引和位線索引，利用分塊偏移算法從多個所述核心模型中確定目標核心模型，包括：

18、基于所述字線索引和所述位線索引，確定所述目標地址是否為冗余地址；

19、若是，則通過冗余計算確定所述目標地址對應的冗余單元地址；

20、基于所述冗余單元地址對應的冗余字線索引和冗余位線索引，利用分塊偏移算法從多個所述核心模型中確定目標核心模型。

21、可選地，所述基于所述目標地址從多個核心模型中確定目標核心模型之后，所述方法還包括：

22、所述目標核心模型基于所述目標地址以及相變存儲單元的錯位堆疊關系，確定對應的驅(qū)動電路。

23、可選地，所述基于所述數(shù)據(jù)存取命令，通過驅(qū)動電路向所述目標核心模型傳遞電信號，以模擬操作所述目標地址對應的相變存儲單元之后，所述方法還包括：

24、通過所述目標核心模型對所述電信號進行電氣設計規(guī)則檢查，以對所述驅(qū)動電路進行功能驗證。

25、可選地，所述向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)，以通過所述驗證環(huán)境驗證所述相變存儲器的功能之前，所述方法還包括：

26、通過所述接口記錄所述目標核心模型中存儲的數(shù)據(jù)；

27、所述向所述驗證環(huán)境傳輸所述目標核心模型中存儲的數(shù)據(jù)，以通過所述驗證環(huán)境驗證所述相變存儲器的功能之后，所述方法還包括：

28、若所述驗證環(huán)境獲取的數(shù)據(jù)，與所述驗證環(huán)境中預先記錄的所述目標核心模型對應寫命令中數(shù)據(jù)不一致，則通過所述驗證環(huán)境，基于所述目標核心模型對應寫命令中數(shù)據(jù)、所述驗證環(huán)境獲取的數(shù)據(jù)、以及所述接口記錄的數(shù)據(jù)，確定出錯的相變存儲單元地址。

29、可選地，所述驗證環(huán)境為統(tǒng)一驗證方法學環(huán)境。

30、第二方面，本技術實施例提供了一種相變存儲器陣列的驗證系統(tǒng)，所述系統(tǒng)包括：驗證環(huán)境以及待測設備；

31、所述待測設備包括相互連接的接口、驅(qū)動電路和多個核心模型；所述核心模型為基于實值模型，以相變存儲器中預設數(shù)量的相變存儲單元為整體建模得到的；

32、所述驗證環(huán)境通過所述接口與所述驅(qū)動電路及所述多個核心模型連接；

33、所述驗證環(huán)境，用于提供數(shù)據(jù)存取命令；所述數(shù)據(jù)存取命令為讀命令或?qū)懨睿凰鰯?shù)據(jù)存取命令包括目標地址；

34、所述接口，用于基于所述目標地址從多個所述核心模型中確定目標核心模型；

35、所述驅(qū)動電路，用于基于所述數(shù)據(jù)存取命令，向所述目標核心模型傳遞電信號，以模擬操作所述目標地址對應的相變存儲單元；

36、所述驗證環(huán)境，還用于獲取所述目標核心模型中存儲的數(shù)據(jù)，以驗證所述相變存儲器的功能。

37、相較于現(xiàn)有技術，本技術具有以下有益效果：

38、本技術實施例提供了一種相變存儲器陣列的仿真驗證方法，該方法包括：獲取驗證環(huán)境提供的數(shù)據(jù)存取命令；數(shù)據(jù)存取命令為讀命令或?qū)懨?，?shù)據(jù)存取命令包括目標地址；基于目標地址從多個核心模型中確定目標核心模型；核心模型以相變存儲器中預設數(shù)量的相變存儲單元為整體建模得到；基于數(shù)據(jù)存取命令，通過驅(qū)動電路向目標核心模型傳遞電信號，以模擬操作目標地址對應的相變存儲單元；向驗證環(huán)境傳輸目標核心模型中存儲的數(shù)據(jù)，以通過驗證環(huán)境驗證相變存儲器的功能。由此，將相變存儲器中預設數(shù)量的相變存儲單元作為整體，建模得到多個核心模型，以核心模型為基礎，進行相變存儲器陣列的仿真驗證，可以極大降低pcm陣列在仿真中的例化規(guī)模，從而提高仿真運行的速度，進而提高產(chǎn)品研發(fā)的效率。