本發(fā)明涉及電子電路檢測和顯示面板檢測設(shè)備或儀器相關(guān)領(lǐng)域，尤其涉及一種基于電流分析的低電壓差分信號（lvds）鏈路開短路及阻抗異常的檢測方法及系統(tǒng)。

背景技術(shù)：

1、在顯示面板生產(chǎn)過程中，lvds信號鏈路的可靠性直接影響產(chǎn)品質(zhì)量。當(dāng)前行業(yè)普遍采用點屏觀察法檢測lvds信號異常，但該方法僅能識別明顯的短路（如p-p、n-n、p-n短路）或斷開（p/n斷開），無法檢測以下隱患：微短路：差分對間或同極性信號間存在微弱短路（如阻抗異常）；微斷開：信號線存在接觸不良或部分?jǐn)嚅_；阻抗異常：匹配電阻虛焊或缺失導(dǎo)致的阻抗不匹配。

2、傳統(tǒng)方法的局限性導(dǎo)致不良品流入客戶端，引發(fā)顯示異常（如畫異、線條等）。因此，亟需一種高精度、低成本的lvds鏈路檢測方案。

技術(shù)實現(xiàn)思路

1、針對現(xiàn)有技術(shù)存在的不足，本發(fā)明的目的在于提供一種基于電流分析的lvds信號鏈路檢測方法及系統(tǒng)，可識別微短、微斷及阻抗異常，提升產(chǎn)品良率并降低檢測成本，通過控制lvds差分信號輸出的啟停狀態(tài)，結(jié)合電流采集模塊測量lvds轉(zhuǎn)發(fā)橋片的總電流變化，推導(dǎo)各差分對的獨立電流值，并與標(biāo)準(zhǔn)區(qū)間對比，判斷鏈路狀態(tài)。

2、本發(fā)明提出lvds信號開短路檢測系統(tǒng)，包括fpga控制模塊，用于生成可控的lvds差分信號，支持獨立啟停各差分對；lvds轉(zhuǎn)發(fā)橋片，用于增強信號驅(qū)動能力，支持預(yù)加重調(diào)節(jié)；電流采集模塊，用于實時采集lvds轉(zhuǎn)發(fā)橋片的總工作電流；處理單元，用于分析電流數(shù)據(jù)，判斷鏈路異常類型。本系統(tǒng)主要由fpga控制模塊、lvds轉(zhuǎn)發(fā)橋片、電流采集模塊和處理單元組成，各模塊協(xié)同工作實現(xiàn)對lvds信號鏈路的檢測；fpga控制模塊，生成可控的lvds差分信號，支持獨立啟停各差分對，采用高性能fpga芯片，如xilinx的kintex系列。通過內(nèi)部的時鐘管理模塊生成穩(wěn)定的時鐘信號，利用信號發(fā)生器模塊生成lvds差分信號。每個差分對對應(yīng)一個獨立的使能引腳，通過fpga的gpio控制。

3、進(jìn)一步，lvds轉(zhuǎn)發(fā)橋片，增強信號驅(qū)動能力，支持預(yù)加重調(diào)節(jié)，選擇具有高驅(qū)動能力和可調(diào)節(jié)預(yù)加重功能的橋片，如ti的ds90ur928，通過i2c或spi接口對橋片進(jìn)行配置，設(shè)置預(yù)加重的幅度和其他參數(shù)。

4、電流采集模塊，用于實時采集lvds轉(zhuǎn)發(fā)橋片的總工作電流。

5、處理單元，接收電流采集模塊傳輸?shù)碾娏鲾?shù)據(jù)，并將其存儲在內(nèi)部的存儲器中，根據(jù)采集到的總電流數(shù)據(jù)，結(jié)合fpga對差分對的啟停控制，計算各差分對的獨立電流值。將計算得到的獨立電流值與預(yù)先設(shè)定的標(biāo)準(zhǔn)區(qū)間進(jìn)行對比，判斷鏈路是否存在微短、微斷或阻抗異常。

6、作為本發(fā)明進(jìn)一步的方案，fpga控制模塊輸出預(yù)設(shè)占空比的lvds差分信號，開啟lvds轉(zhuǎn)發(fā)橋片使能及預(yù)加重。具體實現(xiàn)過程可以為：將fpga的lvds輸出引腳連接到lvds轉(zhuǎn)發(fā)橋片的輸入引腳；為lvds轉(zhuǎn)發(fā)橋片提供電源和使能信號，使能信號可由fpga的普通i/o引腳控制。若通過i2c或spi接口配置預(yù)加重，需將fpga的相應(yīng)通信引腳連接到lvds轉(zhuǎn)發(fā)橋片的通信接口。通過上述硬件設(shè)計、fpga代碼實現(xiàn)和lvds轉(zhuǎn)發(fā)橋片配置，可使fpga控制模塊輸出預(yù)設(shè)占空比的lvds差分信號，并開啟lvds轉(zhuǎn)發(fā)橋片使能及預(yù)加重。

7、作為本發(fā)明進(jìn)一步的方案，fpga控制模塊支持時鐘對與數(shù)據(jù)對的差異化控制。時鐘對獨立pll生成+嚴(yán)格占空比控制，確保時序同步性（時鐘抖動<100ps）；數(shù)據(jù)對逐一切斷時保持時鐘對持續(xù)工作，避免重復(fù)校準(zhǔn)（檢測時間縮短40%）；時鐘對與數(shù)據(jù)對基準(zhǔn)區(qū)間分離，誤判率從0.1%降至0.01%；通過上述設(shè)計，fpga控制模塊實現(xiàn)了時鐘對與數(shù)據(jù)對在信號生成、使能控制、預(yù)加重調(diào)節(jié)、基準(zhǔn)分析四個維度的差異化處理，為lvds鏈路檢測提供了高精度、高可靠性的底層控制架構(gòu)，尤其適用于8k顯示、高速數(shù)據(jù)傳輸?shù)葘r序敏感的場景。

8、作為本發(fā)明進(jìn)一步的方案，lvds轉(zhuǎn)發(fā)橋片提供多路差分對輸出。預(yù)加重可以補償信號在傳輸過程中的高頻損耗，提高信號的質(zhì)量。橋片應(yīng)支持預(yù)加重調(diào)節(jié)功能，并且能夠根據(jù)實際需求設(shè)置不同的預(yù)加重幅度；需要對橋片的多路差分對輸出進(jìn)行測試與驗證，以確保其性能符合要求。可以使用示波器、邏輯分析儀等儀器對輸出信號的波形、速率、擺幅等參數(shù)進(jìn)行測量和分析。同時，還可以進(jìn)行誤碼率測試，以評估信號傳輸?shù)目煽啃裕梢猿浞职l(fā)揮lvds轉(zhuǎn)發(fā)橋片多路差分對輸出的功能。

9、本發(fā)明還公開了lvds信號開短路檢測方法，包括以下步驟：

10、初始化：fpga控制模塊輸出預(yù)設(shè)占空比的lvds差分信號，開啟lvds轉(zhuǎn)發(fā)橋片使能及預(yù)加重；fpga需要精確地生成預(yù)設(shè)占空比的lvds差分信號，例如通過fpga的gpio引腳輸出使能信號到橋片，同時使用i2c或spi接口配置橋片的預(yù)加重參數(shù)。

11、基準(zhǔn)電流采集：通過電流采集模塊測量所有差分對激活時的總電流t；采用高精度的電流傳感器或基于電阻采樣的方法進(jìn)行電流測量。例如，使用一個小阻值（如1ω）的采樣電阻，將電流轉(zhuǎn)換為電壓信號，再通過adc進(jìn)行采樣。

12、差分對逐一切斷：依次關(guān)閉單個差分對（dn/cn），測量剩余總電流tn，計算該差分對的電流值tx=t-tn；fpga按照預(yù)先設(shè)定的順序依次關(guān)閉單個差分對。例如可以使用一個狀態(tài)機來實現(xiàn)這個過程，確保每個差分對的關(guān)閉和電流測量操作按順序進(jìn)行；每次關(guān)閉一個差分對后，需要等待一段時間（如50ms），讓系統(tǒng)重新達(dá)到穩(wěn)定狀態(tài)，再進(jìn)行剩余總電流的測量。

13、建立標(biāo)準(zhǔn)區(qū)間：通過正常樣品獲取各差分對的基準(zhǔn)電流范圍；例如選取一定數(shù)量（如100個）的正常樣品，按照上述步驟進(jìn)行測試，記錄每個差分對的電流值。還可以對每個差分對的電流值進(jìn)行統(tǒng)計分析，計算平均值 μ和標(biāo)準(zhǔn)差 σ。通常，標(biāo)準(zhǔn)區(qū)間可以設(shè)定為[ μ3 σ, μ3 σ]，這樣可以覆蓋約99.7%的正常情況。

14、異常判定：待測樣品的tx若低于標(biāo)準(zhǔn)下限，判定為斷開/微斷；若高于上限，判定為短路/微短；匹配電阻異常則表現(xiàn)為特定差分對電流偏離。具體為當(dāng)待測樣品的tx低于標(biāo)準(zhǔn)下限 μ3 σ時，判定該差分對存在斷開/微斷故障?？赡艿脑虬ň€路斷路、引腳接觸不良等；若tx高于標(biāo)準(zhǔn)上限 μ3 σ，則判定該差分對存在短路/微短故障?？赡苁怯捎诰€路之間的絕緣損壞、引腳短路等原因?qū)е?。?dāng)特定差分對的電流值tx偏離標(biāo)準(zhǔn)區(qū)間，但又不屬于明顯的斷開或短路情況時，可能是匹配電阻異常?？梢赃M(jìn)一步通過測量該差分對的阻抗來確認(rèn)。本發(fā)明可以實現(xiàn)對lvds信號開短路的有效檢測。該方法具有較高的準(zhǔn)確性和可靠性，能夠及時發(fā)現(xiàn)lvds鏈路中的潛在故障，提高產(chǎn)品的質(zhì)量和穩(wěn)定性。

15、作為本發(fā)明進(jìn)一步的方案，用于2link10bitlvds信號檢測，具體流程為：

16、配置參數(shù)：lvds信號為2link結(jié)構(gòu)，差分對編號為d00/d01/d02/d03/d04/c0（link0）、d10/d11/d12/d13/d14/c1（link1）；

17、fpga控制模塊輸出：生成100mhz、占空比50%的差分信號；fpga控制模塊生成100mhz、占空比50%的差分信號，并開啟lvds轉(zhuǎn)發(fā)橋片的使能及預(yù)加重功能。等待系統(tǒng)穩(wěn)定一段時間（如100ms），確保電流達(dá)到穩(wěn)定狀態(tài)。

18、電流采集：開啟所有差分對，測得總電流t；依次關(guān)閉d00，測得t0，則d00電流為t00=t-t0；重復(fù)操作，獲取t01~tc1；開啟所有差分對，通過電流采集模塊測量總電流t，為了提高測量準(zhǔn)確性，可以進(jìn)行多次采樣并取平均值。依次關(guān)閉單個差分對，例如先關(guān)閉d00，等待系統(tǒng)再次穩(wěn)定（如50ms）后，測量剩余總電流；重復(fù)上述操作，依次關(guān)閉d01、d02等差分對，分別測量剩余總電流并計算各差分對的電流t01、t01等，直至獲取所有差分對（d00-d04、c0、d10-d14、c1）的電流值。

19、標(biāo)準(zhǔn)區(qū)間設(shè)定：正常樣品各差分對電流范圍為rx±10%；對于每個差分對，計算其正常樣品電流值的平均值rx，然后設(shè)定標(biāo)準(zhǔn)區(qū)間為rx±10%。例如，若某差分對的平均值rx=30ma，則其標(biāo)準(zhǔn)區(qū)間為[27ma,33ma]。

20、異常檢測：待測樣品的t10低于r10下限，判定d10存在微斷開。對于待測樣品的每個差分對，將其電流值與對應(yīng)的標(biāo)準(zhǔn)區(qū)間進(jìn)行比較。如果某差分對（如d10）的電流值t10低于標(biāo)準(zhǔn)區(qū)間下限r(nóng)10，則判定該差分對存在微斷開故障。通過以上硬件設(shè)計、代碼實現(xiàn)和檢測流程，可以有效地對2link10bitlvds信號進(jìn)行檢測，及時發(fā)現(xiàn)并判定差分對的微斷開等異常情況，提高系統(tǒng)的可靠性和穩(wěn)定性。

21、本發(fā)明具有以下有益效果：本發(fā)明的高精準(zhǔn)檢測能力，微故障精準(zhǔn)識別：該方案能夠精確識別lvds信號鏈路中的微斷開和微短路故障。通過對各差分對電流進(jìn)行獨立測量和分析，結(jié)合標(biāo)準(zhǔn)區(qū)間判定，即使是微小的電流變化也能被捕捉到，例如能夠檢測到因引腳輕微松動導(dǎo)致的微斷開故障，避免了傳統(tǒng)檢測方法可能出現(xiàn)的漏檢情況，大大提高了故障檢測的準(zhǔn)確性。

22、阻抗異常精準(zhǔn)定位：對于匹配電阻異常等情況，方案也能通過特定差分對電流的偏離進(jìn)行精準(zhǔn)定位。當(dāng)匹配電阻發(fā)生變化時，會導(dǎo)致該差分對的電流偏離正常范圍，系統(tǒng)能夠及時察覺并判定為阻抗異常，為故障排查和修復(fù)提供了明確的方向。

23、信號質(zhì)量保障，穩(wěn)定的信號輸出：fpga控制模塊生成的100mhz、占空比50%的穩(wěn)定差分信號，為整個lvds信號鏈路提供了可靠的信號源。穩(wěn)定的信號有助于減少信號失真和干擾，保證數(shù)據(jù)在傳輸過程中的準(zhǔn)確性和完整性，尤其適用于對信號質(zhì)量要求較高的應(yīng)用場景，如高清視頻傳輸、高速數(shù)據(jù)通信等。預(yù)加重調(diào)節(jié)優(yōu)化：lvds轉(zhuǎn)發(fā)橋片支持的預(yù)加重調(diào)節(jié)功能，能夠有效補償信號在傳輸過程中的高頻損耗。通過合理設(shè)置預(yù)加重參數(shù)，可以改善信號的邊沿特性，提高信號的抗干擾能力，進(jìn)一步提升信號的質(zhì)量和傳輸可靠性。

24、兼容性與擴展性，2link結(jié)構(gòu)適配：方案專門針對2link10bitlvds信號結(jié)構(gòu)進(jìn)行設(shè)計，能夠很好地適配這種復(fù)雜的信號鏈路，滿足了特定應(yīng)用場景下對多鏈路、高帶寬數(shù)據(jù)傳輸?shù)男枨蟆Ｒ子跀U展：系統(tǒng)的硬件和軟件設(shè)計具有良好的擴展性。在硬件方面，可以方便地增加或減少差分對的數(shù)量，以適應(yīng)不同規(guī)模的lvds信號檢測需求；在軟件方面，通過修改配置參數(shù)和算法，可以輕松實現(xiàn)對不同類型lvds信號的檢測。質(zhì)量穩(wěn)定性增強：通過對大量正常樣品的測試和標(biāo)準(zhǔn)區(qū)間的設(shè)定，方案能夠建立起一套科學(xué)、準(zhǔn)確的質(zhì)量標(biāo)準(zhǔn)。在生產(chǎn)過程中，嚴(yán)格按照這套標(biāo)準(zhǔn)對產(chǎn)品進(jìn)行檢測和篩選，確保每一個產(chǎn)品的lvds信號鏈路都符合質(zhì)量要求，從而提高了產(chǎn)品質(zhì)量的穩(wěn)定性和一致性。自動化檢測流程：整個檢測過程實現(xiàn)了高度自動化，從fpga控制模塊的信號輸出、電流采集模塊的電流測量到處理單元的數(shù)據(jù)分析和異常判定，都可以在短時間內(nèi)完成。這種自動化的檢測流程大大縮短了檢測時間，提高了生產(chǎn)效率，尤其適用于大規(guī)模生產(chǎn)場景?？焖俟收隙ㄎ唬悍桨改軌蚩焖贉?zhǔn)確地定位故障差分對，減少了故障排查的時間和工作量。一旦檢測到異常，系統(tǒng)能夠立即給出故障差分對的編號和異常類型，維修人員可以迅速采取相應(yīng)的修復(fù)措施，縮短了產(chǎn)品的維修周期，進(jìn)一步提高了生產(chǎn)效率。硬件成本優(yōu)化：方案采用了常見的電子元件和芯片，如fpga、lvds轉(zhuǎn)發(fā)橋片、電流傳感器和adc等，這些元件的價格相對較低，且易于獲取。同時，通過合理的硬件設(shè)計和布局，減少了不必要的硬件開銷，降低了檢測系統(tǒng)的整體成本。

25、為更清楚地闡述本發(fā)明的結(jié)構(gòu)特征和功效，下面結(jié)合附圖與具體實施例來對本發(fā)明進(jìn)行詳細(xì)說明。